Modul II Flip-Flop
PERCOBAAN 2
PERCOBAAN 2
4. Prinsip Kerja[Kembali]
T flip flop adalah pengembangan dari JK flip flop, yang input J dan K digabungkan menjadi 1.
Pada T flip flop, Input pada S=1, dan R=0, maka berdasarkan logika RS flip flop, output pada Q akan di set menjadi 1. dan nilai ini tidak berubah walaupun nilai T dan Clock di ubah ubah. sebaliknya saat S=0, dan R=1, maka berdasarkan logika RS flip flop, output pada Q akan di reset menjadi 0. Nilai T =1 baru akan mempengaruhi output jika S=0 & R=0, serta terjadi trigger saat perpindahan clock dari LOW ke HIGH. saat S=1, dan R=1, maka berdasarkan logika RS flip flop, output berada dalam kondisi terlarang.
dan saat T=1 dan terdapat sinyal clock, flip flop berada dalam kondisi toggle(keadaan berlawanan). setiap terjadi trigger output yang baru merupakan invers dari output yang lama.
Pada T flip flop, Input pada S=1, dan R=0, maka berdasarkan logika RS flip flop, output pada Q akan di set menjadi 1. dan nilai ini tidak berubah walaupun nilai T dan Clock di ubah ubah. sebaliknya saat S=0, dan R=1, maka berdasarkan logika RS flip flop, output pada Q akan di reset menjadi 0. Nilai T =1 baru akan mempengaruhi output jika S=0 & R=0, serta terjadi trigger saat perpindahan clock dari LOW ke HIGH. saat S=1, dan R=1, maka berdasarkan logika RS flip flop, output berada dalam kondisi terlarang.
dan saat T=1 dan terdapat sinyal clock, flip flop berada dalam kondisi toggle(keadaan berlawanan). setiap terjadi trigger output yang baru merupakan invers dari output yang lama.
6. Analisa[Kembali]
1. Apa yang terjadi jika input T diberi logika 0 ( Low ) ?
Jika S dan R dalam kondisi tidak aktif dan T = 0 serta clock diberikan nilai, maka tidak akan terjadi perubahan. Syarat terjadinya perubahan adalah saat T = 1 dan terjadi trigger oleh clock atau kata lain output yang didapatkan tetap.
2. Apa perbedaan ketika input clock T flip flop diberi input rise time dan fall time ?
Tergantung dari jenis dan spesifikasi sinyal clock inputan pada T flip-flop yang membedakan adalah posisi sinyal clock dapat mentrigger FF
jadi pada saat input RISE time FF akan di trigger saat kondisi perpindahan 0 menjadi 1 pada clock. sedangkan pada input FALL time FF akan di trigger saat kondisi perpindahan 1 menjadi 0l pada clock.
Jika S dan R dalam kondisi tidak aktif dan T = 0 serta clock diberikan nilai, maka tidak akan terjadi perubahan. Syarat terjadinya perubahan adalah saat T = 1 dan terjadi trigger oleh clock atau kata lain output yang didapatkan tetap.
2. Apa perbedaan ketika input clock T flip flop diberi input rise time dan fall time ?
Tergantung dari jenis dan spesifikasi sinyal clock inputan pada T flip-flop yang membedakan adalah posisi sinyal clock dapat mentrigger FF
jadi pada saat input RISE time FF akan di trigger saat kondisi perpindahan 0 menjadi 1 pada clock. sedangkan pada input FALL time FF akan di trigger saat kondisi perpindahan 1 menjadi 0l pada clock.
File HTML klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Datasheet 4013 klik disini
Datasheet 4027 klik disini
Datasheet 7474 klik disini
Datasheet 74ls112 klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Datasheet 4013 klik disini
Datasheet 4027 klik disini
Datasheet 7474 klik disini
Datasheet 74ls112 klik disini
Tidak ada komentar:
Posting Komentar