Modul III Counter
Modul 3 Percobaan 1 Kondisi 2
Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit
Percobaan 1 Kondisi 2
Gambar rangkaian sebelum disimulasikan
Gambar rangkaian setelah disimulasikan
Gambar rangkaian sebelum disimulasikan
Gambar rangkaian setelah disimulasikan
Rangkaian ini terdiri dari 8 buah T flip-flop yang mana clock untuk flip-flop kedua, ketiga, keempat, kelima, keenam, ketujuh, dan kedelapan merupakan output dari Q FF sebelumnya.
jadi rangkaian ini merupakan counter asinkronus karena Pada rangkaian ini clocknya berjalan secara bertahap atau serial clock. Dan dan pin Set dan Reset dalam keadaan non aktif (kondisi tidak ada perubahan) dan T flip-flop berada dalam kondisi toggle karena j&k bernilai 1.
Counter ini dapat menghitung bit dari 0 sampai 255, untuk mereset nilai Bit kita dapat mengaktifkan PIN reset dengan memberikan tegangan rendah atau di groundkan dan kita dapat menSet agar output bernilai 1 dengan cara mengaktifkan pin Set.
jadi rangkaian ini merupakan counter asinkronus karena Pada rangkaian ini clocknya berjalan secara bertahap atau serial clock. Dan dan pin Set dan Reset dalam keadaan non aktif (kondisi tidak ada perubahan) dan T flip-flop berada dalam kondisi toggle karena j&k bernilai 1.
Counter ini dapat menghitung bit dari 0 sampai 255, untuk mereset nilai Bit kita dapat mengaktifkan PIN reset dengan memberikan tegangan rendah atau di groundkan dan kita dapat menSet agar output bernilai 1 dengan cara mengaktifkan pin Set.
Pada JK flip flop saat J=1 dan K=1 flip flop berada dalam kondisi toggle(keadaan berlawanan). setiap terjadi trigger output yang baru merupakan invers dari output yang lama.
File HTML klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Datasheet 74ls112 klik disini
Rangkaian Simulasi Proteus klik disini
File Video Rangkaian klik disini
Datasheet 74ls112 klik disini
Tidak ada komentar:
Posting Komentar